100 Gb/s QSFP28 ZR4 BIDI 80 km Transceiver

100 Gb/s QSFP28 ZR4 BIDI Einzelfaser-Transceiver, 80 km

RQ-100GBD80-A/RQ-100GBD80-B

FIBERWDM' RQ-100GBD80-A/RQ-100GBD80-B ist für 100G 80km Einzelfaser-Kommunikationsanwendungen konzipiert. Dieses Modul enthält einen 4-spurigen optischen Sender, einen 4-spurigen optischen Empfänger und einen Modulverwaltungsblock einschließlich einer 2-adrigen seriellen Schnittstelle. Die optischen Signale werden über einen LC-Anschluss nach Industriestandard auf eine Singlemode-Faser gemultiplext. Abbildung 1 zeigt ein Blockdiagramm.

Elektrische Eigenschaften

Sofern nicht anders angegeben, werden die folgenden elektrischen Eigenschaften für die empfohlene Betriebsumgebung definiert.

Optische Eigenschaften

Sofern nicht anders angegeben, werden die folgenden optischen Eigenschaften für die empfohlene Betriebsumgebung definiert.

Anmerkungen:

1.  Gemessen bei 25,78125 Gbit/s, ER = 8,2 dB, BER = < 1E-12, PRBS = 2³¹-1 NRZ

2.  Gemessen bei 28,05 Gbit/s, ER = 8,2 dB, BER = < 1E-12, PRBS = 2³¹-1 NRZ

3.  Gemessen bei 25,78125 Gbit/s, ER = 8,2 dB, BER = < 5E-5, PRBS = 2³¹-1 NRZ

4.  Gemessen bei 28,05 Gbit/s, ER = 8,2 dB, BER = < 5E-5, PRBS = 2³¹-1 NRZ

Digitale Diagnosefunktionen

Sofern nicht anders angegeben, werden die folgenden digitalen Diagnosemerkmale für die normalen Betriebsbedingungen definiert.

absolut beste Bewertungen

It has to be noted that the operation in excess of any individual absolute maximum ratings might cause permanent damage to this module. 

Recommended Operating Conditions

Notes:

1. Depending on actual fiber loss/km (link distance specified is for fiber insertion loss of 0.35dB/km)

ModSeIL

The ModSelL is an input pin. When held low by the host, the module responds to 2-wire serial communication commands. The ModSelL allows the use of multiple modules on a single 2-wire interface bus. When the ModSelL is "High", the module shall not respond to or acknowledge any 2-wire interface communication from the host. ModSelL signal input node shall be biased to the "High" state in the module.

In order to avoid conflicts, the host system shall not attempt 2-wire interface communications within the ModSelL de-assert time after any modules are deselected. Similarly, the host shall wait at least for the period of the ModSelL assert time before communicating with the newly selected module. The assertion and de-asserting periods of different modules may overlap as long as the above timing requirements are met.

ResetL:

The ResetL pin shall be pulled to Vcc in the module. A low level on the ResetL pin for longer than the minimum pulse length (t_Reset_init) initiates a complete module reset, returning all user module settings to their default state. Module Reset Assert Time (t_init) starts on the rising edge after the low level on the ResetL pin is released. During the execution of a reset (t_init) the host shall disregard all status bits until the module indicates a completion of the reset interrupt. The module indicates this by asserting "low" an IntL signal with the Data Not_Ready bit negated. Note that on power up (including hot insertion) the module should post this completion of reset interrupt without requiring a reset.

LPMode:

LPMode: The LPMode pin shall be pulled up to Vcc in the module. The pin is a hardware control used to put modules into a low power mode when high. By using the LPMode pin and a combination of the Power override, Power_set and High_Power_Class_Enable software control bits (Address A0h, byte 93 bits 0,1,2).

ModPrsL:

ModPrsL is pulled up to Vcc_Host on the host board and grounded in the module. The ModPrsL is asserted "Low" when inserted and deasserted "High" when the module is physically absent from the host connector.

IntL:

IntL ist ein Ausgangspin. Wenn IntL „Low“ ist, weist dies auf einen möglichen Betriebsfehler des Moduls oder einen für das Hostsystem kritischen Status hin. Der Host identifiziert die Quelle des Interrupts mithilfe der 2-adrigen seriellen Schnittstelle. Der IntL-Pin ist ein Open-Collector-Ausgang und wird auf die Host-Versorgungsspannung auf der Hostplatine gezogen. Der INTL-Pin wird nach Abschluss des Resets auf „High“ deaktiviert, wenn Byte 2 Bit 0 (Daten nicht bereit) mit einem Wert von „0“ gelesen wird und das Flag-Feld gelesen wird.

Pinbelegung und Pinbeschreibung

Abbildung 1. Diagramm der Pinnummern und Namen des Host-Board-Anschlussblocks 

Anmerkungen:

1. GND ist das Symbol für Signal und Versorgung (Strom) gemeinsam für QSFP28-Module. Alle sind gemeinsam innerhalb des QSFP28-Moduls und alle Modulspannungen beziehen sich auf dieses Potenzial, sofern nicht anders angegeben. Verbinden Sie diese direkt mit der gemeinsamen Massefläche des Host-Board-Signals.

2. VccRx, Vcc1 und VccTx sind die Stromquellen für Empfang und Übertragung und müssen gleichzeitig verwendet werden. Die empfohlene Filterung der Stromversorgung der Hostplatine ist unten dargestellt. Vcc Rx, Vcc1 und Vcc Tx können intern im QSFP28-Transceivermodul in beliebiger Kombination verbunden werden. Die Anschlussstifte sind jeweils für einen maximalen Strom von 1000 mA ausgelegt.

Mechanische Abmessungen

Abbildung 2. Mechanischer Überblick 

Bestellinformationen